问：刚学习用hdl turbo writer时间不长，呵呵，工具还不怎么会用，问个弱问题，不吝赐教丫！
我知道用vhdl编程时有use library，可以调用一些库函数。但是用verilog的话，怎样调用一些基本模块呢？不知道我说的是不是清楚？比如我想调用一个256×8的ram。用verilog怎么办呢？

答：使用‘include 把你的ram模块包含进来，然后用instance的方法（类似vhdl的component)进行结构上的连接，就可以了