| 网站首页 | 精品文章 | 下载中心 | 本站教程 | 邮购须知 | 电子商城 | 网站简介 | 常见问题集锦 | 
您现在的位置: 新启点单片机 >> 精品文章 >> 嵌入式系统 >> 文章正文 用户登录 新用户注册
8051单片机中DPTR的扩展设计            【字体:
8051单片机中DPTR的扩展设计
作者:中国人民…    文章来源:单片机与嵌入式系统应用    点击数:    更新时间:2007-5-16

摘要 首先对比分析在执行大规模数据转移时,传统8051单片机和进行DPTR扩展后的8051单片机在数据转移执行效率上的差别。通过详细分析DPTR操作所涉及的因素,具体实现对DPTR的扩展,并进行实际仿真测试。

关键词 8051单片机 DPTR 数据转移执行效率

  单片机的出现是计算机技术发展史上的一个里程碑,它使计算机从海量数值计算进入到控制领域。在单片机中,以8051系列最为经典,至今仍是最普及、广泛使用的8MCU架构。业界许多技术人员在其基础上不断进行性能扩展,使得8051系列芯片不断完善,从而形成一个庞大的体系。在传统的8051系列单片机中,设置了一组双字节寄存器(数据指针DPTR),用于访问外接的64 KB数据存储器和I/O接口电路;但在现今的8051单片机应用中,特别是在嵌入式系统中,往往涉及大规模的数据转移操作,而传统8051的一组数据指针使用起来则显得捉襟见肘,因此若在8051设计中将数据指针设计为两组或多组,则在执行大规模数据转移操作时会相当简便、迅速。在这种背景下,本文首先以数据转移执行效率为衡量标准,分析了DPTR扩展的意义,并在Oregano公司的MCS8051[1]上实现了DPTR扩展。

1  DPTR扩展意义

  为描述8051中的DPTR扩展的意义,我们针对实现大规模数据转移,分别对DPTR扩展前后作了对比。为使对比更加清晰明了,提出了数据转移执行效率的概念。

  数据转移执行效率v定义为进行单字节数据转移所耗费的机器周期数,即v=nt。其中,n表示所转移数据字节数;t表示所耗费的机器周期,可设定其单位为字节/机器周期。

  在未进行DPTR扩展的8051中,可通过设置地址缓冲区的方法来实现大规模的数据转移。具体的例程如下:

  MOVPRE:
    MOV50H, #s_adrh
    MOV51H, #s_adrl
    MOV52H,#t_adrh
    MOV53H,#t_adrl
    MOVR2, #64
  REMOVE:MOV DPH, 50H
    MOV DPL, 51H
    MOVX A, @DPTR
    INC DPTR
    MOV 50H, DPH
    MOV 51H, DPL
    MOV DPH, 52H
    MOV DPL, 53H
    MOVX @DPTR,A
    INC DPTR
    MOV 52H, DPH
    MOV 53H, DPL
    DJNZ R2, REMOVE

  在此例程中,50H51H用于存放数据源地址s_adr(s_adrh为高字节, s_adrl为低字节)52H53H用于存放数据目的地址t_adr(t_adrh为高字节, t_adrl为低字节),实现将源地址起始64字节数据转移至目的地址。在8051中,执行n字节数据移位操作耗费(14+28×n+2)个机器周期,数据转移执行效率为v=n/14+28×n+2)。在本例程中,n64,计算得出共需耗费1 808个机器周期,执行效率v约为0.035 4字节/机器周期,而且在此实现方法中需占用80514个片内存储器(RAM)单元。

  如8051中拥有两组DPTR,并可通过特殊指令来实现DPTR选取。可设定SETDPTR0指令表示选取DPTR0SETDPTR1指令表示选取DPTR1#s_adr表示数据源地址,#t_adr表示数据目的地址,则程序可设计为:

  MOVPRE:
    SETDPTR0
    MOVDPTR,#s_adr
    SETDPTR1
    MOV DPTR,#t_adr
    MOV R2,#64
  REMOVE2:
    SETDPTR0
    MOVX A,@DPTR
    INC DPTR
    SETDPTR1
    MOVX @DPTR,A
    INC DPTR
    DJNZ R2,REMOVE2

  程序中, 对于特殊指令SETDPTR0SETDPTR1,可通过设置特殊功能寄存器(SFR)以表示DPTR状态,并对此SFR进行操作,以实现DPTR选取。因此DPTR选取指令可由3字节指令实现,则在两组DPTR情况下执行大规模数据转移需耗费(14+12×n+2)个机器周期,数据转移执行效率为v=n/14+12×n+2)。在本例程中,执行64字节数据转移需耗费784个机器周期,执行效率约为0.085 64字节/机器周期。

  通过以上对比发现,拥用两组DPTR8051比传统8051在大规模数据传输时的数据转移执行效率比为(14+28×n+2/14+12×n+2)。由图1可知,随着所转移数据量的不断加大,即n值增大时,执行效率比也不断增大,且最后趋近于2.33


数据转移执行效率对比图

  经过以上分析得出:在8051中设置两组DPTR将会使其在数据转移执行效率上有很大提高。从资源占用方面考虑,使用扩展DPTR的方式来实现数据转移,仅需在8051中添加一个SFR,因此在8051中实现DPTR扩展,可在资源占用很少的条件下,明显加快数据转移速率。这对于在嵌入式系统应用中,进行大规模数据转移意义重大。

具体设计实现

  在8051中对DPTR实现扩展,首先需要对DPTR的相关指令进行分析,再确定对其进行扩展会影响到哪些指令操作;并根据其所涉及的指令,分析相应的模块,最后针对各模块分别进行设计修改。

2.1  相关指令分析

  在8051标准指令集的111条指令中,与DPTR有关的指令共有5类,分别为:

  ①  程序存储器查表指令,“MOVC A,@A+DPTR”
  ②  片外RAM传送指令,“MOVX A, @DPTR”“MOVX @ DPTR , A”
  ③  寄存器数据传送指令,即可对DPTR进行读写操作,在8051DPTRDPHDPTR8位字节)和DPLDPTR8位字节)构成,且DPHDPL与一般的SFR一样,都可作为寄存器进行读写、压栈等操作;
  ④  程序转移指令,“JMP @A+DPTR”;
  ⑤  运算指令,可分别对DPHDPL进行运算操作。

  通过对以上与DPTR相关的5类指令分析可知:第类指令和第类指令是将DPTR作为SFR进行操作的。第类指令和第类指令都是DPTRPC指针进行的数据传送操作;第类指令是对片外RAM地址寄存器进行的数据传送操作。因此,DPTR的操作具体涉及8051中以下3个模块:SFR读写模块、PC指针模块及片外RAM地址模块,故对DPTR的扩展也在这3个模块中进行。

2.2  具体模块设计

  对于DPTR状态寄存器可设为dptr_sel,通过对DPTR状态标志位dps操作,实现DPTR选取。当dps0时,选取DPTR0;当dps1时,选取DPTR1。在8051中,DPTR分别由DPHDPL组成,因此对DPTR的选取实际上是对特殊功能寄存器DPH0DPL0DPH1DPL1的选取。

  基于以上的设计思路,笔者分别在涉及DPTR操作的3个模块中进行了相应的修改。本设计所选用MCS8051核由VHDL语言设计,完全兼容标准8051指令集。

  在SFR读写模块中,应针对读、写模块分别进行修改。通过分析MCS8051设计代码可知,对于DPTR的读操作,是通过将DPTR中数据传送给数据暂存寄存器S_REGDATA,再通过对S_REGDATA进行读操作来实现的,因此可在进行DPTR数据暂存前,利用选择位dps来对DPTR进行选取。具体示意如图2所示。

  在对DPTR进行写操作时,实际上是对DPHDPL进行操作(DPH地址为83HDPL地址为82H),因此对DPTR进行写操作时需对DPHDPL分别进行操作。在MCS8051中对SFR的写操作,实际上是先将要写入的数据暂存在S_DATA寄存器中,再通过将S_DATA数据分别写入DPHDPL来实现的。因此可在S_DATA数据写入前对DPTR0DPTR1进行选择判断,来实现对DPTR0DPTR1的写操作,即dps1时,将S_DATA数据写入DPH1DPL1dps0时,将S_DATA数据写入DPH0DPL0,具体结构如图3所示。


2  DPTR读模块示意图    图3  DPTR写模块结构图

  在PC指针模块和片外RAM地址模块中,由于也是涉及DPTR的读操作,因此该模块的修改与SFR读模块中的修改类似,也是利用dps来实现DPTR0DPTR1的选取。

仿真测试

  在MCS8051中,针对以上3个模块分别作了修改,将DPTR扩展为两组,通过对DPTR_SEL(设定为SFRE1H)中DPTR状态标志位dps进行操作,来实现对DPTR0DPTR1的选取,并利用仿真软件Modelsim6.0进行了仿真测试。由于在实现DPTR扩展时主要针对SFR读写模块、PC指针模块和片外RAM地址模块这3个模块进行了修改,因此对于DPTR扩展的仿真测试也分3个模块进行。

3.1  针对SFR读写模块的测试

  该模块的测试主要为测试DPTR0DPTR1的数据传输。首先对DPTR状态标志dps位进行操作,分别选取DPTR0DPTR1;其次分别对其进行写操作;最后将DPTR0DPTR1中数据值依次输出寄存器A中。具体波形如图4所示。


4  SFR读写测试波形

  由图4可知,在执行指令75E100前后(即将dps复位,选取DPTR0),DPHDPL输出(执行指令E583,E582)到寄存器A中的值不同。指令75E100执行前DPH输出为55DPL输出为66,执行后输出分别为1122,因此表明通过dps进行DPTR选取,读写操作无误,即对SFR读写模块的修改无误。

3.2  针对PC指针的数据查表测试

  针对此模块,进行了一个查表测试,即向DPTR0DPTR1中分别写入data1data2两个数据表的地址;而后利用dps选取DPTR0DPTR1,再分别对其进行数据查表输出。具体波形如图5所示。


5  PC指针的数据查表波形

  选取DPTR1(已存入data2地址,执行指令75E180)后,将寄存器A清零(执行指令7400),并将查表数据输出(执行指令93),输出数据为11H;而后选取DPTR0,再次将寄存器A清零,并进行查表输出,输出数据为44H。对比可发现输出数据与表中数据一致。由此表明,通过dps选取DPTR0DPTR1,进行数据查表操作无误,即对PC指针模块的修改无误。

3.3  片外RAM数据读写测试

  对于片外RAM数据读写测试,即大规模数据转移,测试方案为:首先将DPTR0DPTR1中分别写入地址adr0adr1,再分别对这两个地址写入数据,最后将这两个地址的数据通过DPTR0DPTR1读出,将读出的结果与写入结果对比,具体测试波形如图6所示。


片外RAM数据读写波形

  将dps置位(执行指令75E180)选取DPTR1后,将片外RAMadr1数据读出,输出数据为77H;将dps复位(执行指令75E100)选取DPTR0,adr0数据读出,输出数据为44H。经对比可发现与所写入的数据一致。由此可表明,通过dps选择DPTR0DPTR1对片外RAM进行数据读写无误,即表明对片外RAM地址模块的修改无误。

3.4  FPGA仿真测试

  基于MCS8051这款8051微控制器,我们还进行了实际的FPGA仿真测试。首先利用RS232接口,在从计算机上将大规模数据接收并写入到MCS8051片外RAM的地址adr0中;再利用例程2所给方法,进行大规模数据转移,将数据转移写入到地址adr1中;最后通过RS232接口将adr1中数据发送到计算机。通过对比发送和接收的数据发现,笔者对于DPTR的扩展无误。

结语

  通过扩展DPTR可使8051在大规模数据转移时的执行效率大大提高,这使得采用扩展8051作为微控制器的嵌入式系统,在大规模数据转移时,其处理速度将大大提高。利用文中所阐述的方法也可将DPTR扩展为多组,但其具体应用意义尚需进一步探讨。

参考文献

[1]  http://oregano.at/ip/ip12.htm.
[2] 
卢毅,赖杰. VHDL与数字电路设计[M]. 北京:科学出版社,2001:99139.
[3] 
吴炳胜,王桂梅.  80C51单片机原理与应用[M]. 北京:冶金工业出版社,2001.
[4] 
王春玲. VHDL设计中电路优化问题探讨[J]. 单片机与嵌入式系统应用,2006(1):6971.
[5] 
关华深,罗春,罗明清. 一款SoC的功能测试系统的设计[J]. 电子工程师,2005(4):1618.

杨磊(硕士研究生),主要研究方向为密码系统芯片设计;
张远洋(硕士研究生),主要研究方向为密码工程与应用;
李峥(副教授),主要研究方向为信息安全理论与技术。

 

文章录入:candy    责任编辑:candy 
  • 上一篇文章:

  • 下一篇文章:
  • 最新热点 最新推荐 相关文章
    网友评论:(只显示最新10条。评论内容只代表网友观点,与本站立场无关!)